

POWER-IV (ハイパワーIV 変換差動合成基板) 製作マニュアル

本基板をつかって生じた感電、火災等の一切のトラブルについては、当方は責任を負いませんのでご了承ください。また基板、回路図、マニュアル等の著作権は放棄していませんので、その一部あるいは全体を無断で第三者に対して使用することはできません。

本マニュアルに記載の内容は製作上級者の方には不要なものが多く含まれますが、製作の前に必ずお読みいただきますようお願いします。



図 完成例

1. はじめに

この基板は PCM1794 などの差動型電流出力 DAC に接続する 1 V 変換ならびに差動合成器を搭載したものです。電流出力に余裕のある回路構成のため、多パラの PCM1794 出力も受けることが可能です。用いた回路は高速オペアンプである LH0032 の等価回路を参考にしたものであり高性能化が望めます。

部品点数は多いですが、回路定数や使用素子を色々と試してみて、オリジナルな音を指向するのが面白い基板でしょう。基本的な知識があれば、各種のバリエーションが持たせられると思います。

2. 基本仕様

- (1) 機能 : IV 変換および差動合成回路 (フィルター付き)
- (2) チャンネル数 : 1 (ステレオ構成には2枚必要)
- (3) 電源電圧 : 正負 15 V (回路定数による)
- (4) 基板サイズ : 82 × 120 mm (FR4)

3. 回路構成

(1) 基本構成

下図に示す構成になっています。DAC からの電流出力を 2つの IV 回路で受けて、その出力を差動合成します。本基板ではこのオペアンプ DOPn (ディスクリオペアンプ) に相当する回路が 3 回路入っていますが、同一回路定数としているため、部品番号は重複したものとなっています (同一基板上に複数 (3 個) の同じ品番がある)。




図 基本構成

上図でオペアンプとして表されている DOP1~3 (Discrete OP-Amp) は次の回路となっています。同じ回路なので部品番号も共通化させています。




図 ディスクリアンプの回路図

4. 端子機能

端子機能は下表の通りです。

表 端子機能

No	機能	説明	
P1	IN1	電流入力 1	DAC-IC と接続
P2	GND	GND	
P3	IN2	電流入力 2	
P4	V-	負電源 (-15V)	電源接続
P5	GND	GND	
P6	V+	正電源 (-15V)	
P7	OUT	出力	オーディオ出力
P9	RY-	リレー電源 (-)	MUTE 用リレー回路
P10	RY+	リレー電源 (+)	


5. 部品表例


表 部品表

品名	番号	規格	仕様	個数(全個数)	備考
抵抗	R1, 2	金属被膜 1/4W	470 Ω	2 (6)	
	R3	金属被膜 1/4W	100 Ω	1 (3)	
	R4	金属被膜 1/4W	30k Ω	1 (3)	
	R5	金属被膜 1/4W	100 Ω	1 (3)	
	R6	金属被膜 1/4W	820 Ω	1 (3)	
	R7	金属被膜 1/4W	2.4k Ω	1 (3)	
	R8	金属被膜 1/4W	750 Ω	1 (3)	
	R9, 10	金属被膜 1/4W	5.1 Ω	2 (6)	
	R11-16	金属被膜 1/4W	360 Ω	6	差動合成回路
	R17	金属被膜 1/4W	100 Ω	1	出力保護
	R18	金属被膜 1/4W	200k Ω	1	サーボ回路(時定数)
	R-IV1, 2	金属被膜 1/4W	360 Ω	2	IV 抵抗
半固定	VR1	1 回転サーメット	10k Ω	1 (3)	オフセット調整用
	VR2	1 回転サーメット	200 Ω	1 (3)	バイアス電流調整用
コンデンサ	C1	フィルム	100pF	1 (3)	位相補償用 (発振防止)
	C2	フィルム	6800pF	1	フィルタ
	C3, 4	フィルム	2200pF	2	フィルタ
	C5	フィルム	1uF	1	サーボ回路(時定数)
	C6, 7	電解コンデンサ	100uF/25V	2	
IC	IC1	シングル OP	OPA134 など	1	FET 入力(サーボ回路用)
トランジスタ	Q1, 2	小電力 FET	2SK246 など	2 (6)	
	Q3-7	小電力 NPN	2SC1815	5 (15)	
	Q8-11	小電力 PNP	2SA1015	4 (12)	
	Q12-14	小電力 NPN	2SC1815	3 (9)	
	Q15	小電力 NPN	2SC1815	1 (3)	
	Q16	小電力 PNP	2SA1015	1 (3)	
	Q17	電力 NPN(*1)	TIP31C など	1 (3)	T0-220 モールドタイプ Pc>10W 程度推奨
	Q18	電力 PNP(*1)	TIP32C など	1 (3)	
ダイオード	D1	小信号用で可	1S1588 相当	1	
リレー	RY1	小型リレー	Y14H-1C -12DS	1	秋月で購入可

(*1) T0-220 タイプの電力用トランジスタを使用。汎用品が利用可能。

6. 基板パターン






7. 設定

(1) MUTE 機能


本基板では MUTE リレーを搭載することが可能です。これはリレー出力でオーディオ出力を短絡させることで MUTE 状態をつくりだします。使用するリレーは秋月で販売している 12V の小型リレー「Y14H-1C-12DS」を指定していますが、下記の形状のものであれば利用できるでしょう。

OUTLINE DIMENSIONS




REMARK: Tolerance of outline dimensions: $\pm 0.2(.008)$.

Internal Connections (Bottom View)



General
Type


Drilling Plan (Bottom View)



UNIT: mm (inch)

図 リレーの寸法と端子配置

MUTE 用のリレーはリレーが ON 時に音声出力が出るように設定しますので、下図のように N 側をジャンパーします。R 側をジャンパーするとリレーが OFF 時に MUTE 状態になります。なお N および R 側の両方ともジャンパーしない場合は MUTE 機能は動きません。これは、基板の動作チェックのときに便利でしょう（リレーを実装してしまうと、リレーに電源を入れないと出力が出ない状態になってしまうため）。




通常はN側をジャンパーする。


なお、MUTE 用リレー RY1 は必ずしも実装する必要はありません。取り付けない場合は D 1 とともに未実装で結構です。

(2)サーボ機能

本基板ではゼロオフセットを実現するためにサーボ回路を搭載しています。サーボ機能を使うときはJP1のS V側をジャンパーします。サーボ回路を使わない場合はN S側をジャンパーしてください。S VあるいはNS側の必ずどちらか一方をジャンパーしてください。



サーボ回路を使用しない場合



サーボ回路を使用する場合

なお、サーボ回路を使用しない場合はIC1, R18, C5は実装不要です。このときは必ずJP1はNS側をジャンパーしてください。

8. 接続例

DAC1794-3.5 デジタル基板との接続例を示します。DAC1794-3.5 デジタルの詳細等は該当マニュアルを参照ください。




図 DAC1794-3.5 デジタルとの接続例

9. 調整

本基板では調整用の VR がいくつか実装されています。

(1) オフセット調整用

VR1 を使用して各 DOP の出力のゼロ調整を行います。オフセットを調整する場合は DAC 基板を接続しない状態で行ってください(DAC 基板を接続すると電流が流れ込むため DOP1, 2 の出力がゼロにならない為)。なお、DOP3 の出力は DAC 基板を接続した後に最終的にゼロ調整すればいいでしょう。DOP1, 2 の出力チェック用に専用のランドを設けていますので、そのポイントを活用するとテスター端子が当てやすいと思います。




図. オフセット調整時のVR位置と調整ポイント

(2) バイアス電流調整用

VR2 を使用してバイアス電流を調整します。この場合も DAC 基板を接続しない状態で行ってください。電流値は数mA程度で十分でしょう。多く流すとトランジスタの発熱が増えますので注意してください。電流値はエミッタ抵抗値の両端の電圧から換算します。たとえばエミッタ抵抗値が 5.1Ω でその両端の電圧が 51mV ならアイドル電流は $51\text{mV}/5.1\Omega = 10\text{mA}$ となります。




図. バイアス電流調整時のVR位置と調整ポイント

10. 編集記録

- R1. 2010. 3. 6
- R. 2 2010. 5. 26 部品表 Q17, 18 抜け追加
- R. 3 2010. 6. 26 部品表 R9 抜け追加
- (以上)