

Renew Memory Buffer

リニューメモリーバッファ基板

製作マニュアル


<注意>

本キットをつかって生じた感電、火災等の一切のトラブルについては、当方は責任を負いませんのでご了承ください。また、基板、回路図、マニュアル等の著作権は放棄していませんので、その一部あるいは全体を無断で第三者に対して使用することはできません。

1. はじめに

デジタルオーディオにおける音質向上にはジッタの低減が必須です。本基板はデジタルデータを一旦メモリーにバッファリングしたのちに、ジッタの低い水晶発振器に同期してデータを送出する機能を持ち、DAI 等の PLL に起因するジッタを排除することが可能です。

メモリーバッファは約7年前にもリリースしましたが、今回使用素子の見直し、回路の見直しを行い小型化、高速化、周波数の自動追従機能を付加しました。ハードロジックでくみ上げているため、素子数が多く、製作難易度は高くなっていますが、音質向上をはかるアクセサリとして効果の高い基板だと思います。



完成例 ※写真は V2 基板

2. 機能&仕様

表 主な仕様

機能	メモリーバッファ
電源電圧	3.3V 約 100mA
特徴	周波数自動追従 44.1-192kHz。(352kHz, 384kHz は未確認) 64bitFS であればフォーマット不問 (I2S, RJ, LJ)。
使用 RAM	CY7C1041DV33 (4Mbit/10nS)
基板	基板サイズは 8 章に記載、1.6mmt、70um 銅箔厚、FR4

3. コネクタ端子機能等

(1) 基板端子

基板端子の機能は下表のとおりです。基板端子としては電源端子のみになります。電源はこの端子からの供給以外にも、CN1, CN2 からの供給も可能です。

表 基板端子機能

No	機能	説明
P1	3.3V	3.3V 電源を入力(100mA 以上)
P2	GND	電源 GND

(2) コネクタ

(a) CN1

CN1 は PCM 信号の入力コネクタです。マスタークロックは必要ありません。DAI や FFASRC 等の出力を接続します。

表 CN1 の端子機能

PIN	機能	説明	PIN	機能	説明
1	DATA	データ	2	GND	GND: 信号リターン
3	WCK	ワードクロック	4	GND	GND: 信号リターン
5	BCK	ビットクロック	6	GND	GND: 信号リターン
7	N. C		8	GND	GND: 信号リターン
9	V(*1)	外部電源受供給端子	10	V(*1)	外部電源受供給端子

(*1) Pin9, 10 は隣接する Vdd と接続することにより基板内部のデジタル 3.3V 電源と接続されます

(a) CN2

CN2 は PCM 信号の出力コネクタです。マスタークロック (MCLK) は 44.1kHz 系 (44.1, 88.2, 176.4, 352.8kHz) では 22.5792MHz、48kHz 系 (48, 96, 192, 384kHz) では 24.576MHz が出力されます。

表 CN1 の端子機能

PIN	機能	説明	PIN	機能	説明
1	DATA	データ	2	GND	GND: 信号リターン
3	WCK	ワードクロック	4	GND	GND: 信号リターン
5	BCK	ビットクロック	6	GND	GND: 信号リターン
7	MCLK	マスタークロック	8	GND	GND: 信号リターン
9	V(*1)	外部電源受供給端子	10	V(*1)	外部電源受供給端子

(*1) Pin9, 10 は隣接する Vdd と接続することにより基板内部のデジタル 3.3V 電源と接続されます

(3) LED 表示機能

(a) LED1, LED2 (調整方法含む)

LED1、LED2 は入力周波数 FS と出力周波数 FS の差周波数で交互に点灯します。すなわち入力の周波数が 44.1kHz、出力が 44.101kHz であれば 1Hz で交互に点灯します。この点灯周期はできるだけ長くなるようにトリマーコンデンサーを調整します。44.1kHz 系は VC1, VC2 を、48kHz 系は VC3, VC4 を調整します。通常は 1Hz 以下になれば十分です (数 Hz であっても実用上は問題ない)。

(b) LED3

データ再生時に点灯します。音楽データ初期でのメモリー読み込み中は点灯しません。したがって、音楽データがきてから数 100ms 後に点灯して音楽データが送出されます。この時間は再生周波数に依存しており、44.1kHz 時で約 700ms、96kHz 時で約 340ms、192kHz 時で約 170ms になります。

4. 部品表

下記を参照にして実装します。ICはPICを除きすべてTSSOPですので、慎重に半田付けを行います。取り付け後の目視検査は入念に行ってください。またICの向きは必ずしも一定ではありませんので注意してください。とくにSRAM(U41)周波数では向きがバラバラになっています。

表 部品表例

品名	番号	規格	仕様	個数	
抵抗	R1, 2	炭素被膜 1/4W	1MΩ	2	
	R3, 4	炭素被膜 1/4W	100Ω	2	
	R5, 6	炭素被膜 1/4W	1kΩ	2	
	Ra	チップ抵抗	51Ω	7	2012 サイズ
コンデンサ	C1, 2	セラミックコンデンサ	22pF	2	
	C3-6	電解コンデンサ	47uF/16V	4	
	Cp	チップコンデンサ	0.1uF	40	2012 サイズ
トリマー	VC1-4	トリマコンデンサ	40pF	4	2012 サイズ
IC	U1-4	ロジック(*)	7400	4	TSSOP14
	U5	ロジック(*)	74U04	1	TSSOP14
	U6, 7	ロジック(*)	74125	2	TSSOP14
	U8	ロジック(*)	7404	1	TSSOP14
	U9-17	ロジック(*)	7474	10	TSSOP14
	U12B	ロジック(*)	7474		TSSOP14
	U18, 18B, 20-22	ロジック(*)	74161	5	U19 なし TSSOP16
	U23-26	ロジック(*)	74393	4	TSSOP14
	U27				欠番
	U28, 29	ロジック(*)	74594	2	TSSOP16
	U30, 31	ロジック(*)	74166	2	TSSOP16
	U32	PIC	18P タイプ	1	DIP18
	U33, 34, 35, 35B, 37	ロジック(*)	74245	5	U36 なし TSSOP20
	U38, 39, 39B	ロジック(*)	74574	3	U36 なし TSSOP20
	U40				欠番
	U41	SRAM	CY7C1041DV33	1	TSSOP44
LED	D1-4	赤 LED	Φ3-5mm	4	
水晶	XT1	HC49/S	22.5792MHz	1	SMD
	XT2	HC49/S	24.576MHz	1	リードタイプ
	XT3	HC49/S	10MHz	1	リードタイプ


(*)ロジックは速度や製品ラインアップに応じてLVCあるいはLV等を使用。

5. 調整方法


「3. コネクタ端子機能等」(3) LED表示機能 (a)LED1, LED2(調整方法含む)を参照ください。VC1-VC4以外に調整箇所はありません。すべての半田付けが正常であれば、無調整で動作します(VC1-VC4)の調整が未完了であっても、再生自体はまったく問題ありません。

6. 基板パターン

(1) 基板シルク




(2) 配線パターン (部品面)



(C) DICTRAKU AUDIO 2015-Jan


(3) 配線パターン (半田面)



一箇所“Cp”のシルクが飛んでいます。半田面の部品はすべて“Cp”チップコンデンサです。

7. 回路图 (省略)

8. 基板寸法



Unit	A	B	C	D	E	F	G	t
mil	4700	3200	4400	2900	150	150	Φ138	62
mm	119.4	81.3	111.8	73.7	3.8	3.8	3.5	1.6


9. 【重要】V2 基板での修正箇所

対象：V2 基板

修正箇所：2箇所（1箇所のパターン切断、1箇所の半田ジャンパー）

修正方法：

- (i) 下図の黄色線の部分をカットします。細いので他の線を切らないように注意してください。
- (ii) 青線で指示された U41 の PIN27, 28 を半田等でジャンパーします。
U41 は 44P なので、右下から 5 本目 (P27) と 6 本目 (P28) を半田ブリッジさせます。



修正箇所と修正例（黄色部をカット、青色矢印部を半田ブリッジ）

10. 編集記録

R 1	2015. 1. 24	初版
R1. 1	2015. 1. 25	シルク印刷部の記述追加